Untuk MOSFET tipe peningkatan, persamaan berikut dapat diterapkan:
Sangat penting untuk menyadari bahwa semua persamaan di atas hanya untuk perangkat!
berada di wilayah aktif. Jaringan hanya menentukan tingkat arus dan tegangan
Mereka tidak berubah dengan setiap konfigurasi jaringan selama perangkat
terkait dengan titik operasi melalui persamaannya sendiri.
6.2 KONFIGURASI BIAS TETAP
Pengaturan bias yang paling sederhana untuk JFET n-channel muncul pada Gambar 6.1.
Disebut sebagai konfigurasi bias tetap, ini adalah salah satu dari sedikit konfigurasi FET yang
dapat diselesaikan secara langsung dengan menggunakan pendekatan matematika atau grafis.
Konfigurasi Gambar 6.1 mencakup level ac Vi dan Vo dan kopling kapasitor (C1 dan C2).Ingatlah bahwa kapasitor kopling adalah "sirkuit terbuka" untuk analisis dc dan impedansirendah (pada dasarnya hubung singkat) untuk analisis ac. Itu resistor RG hadir untukmemastikan bahwa Vi muncul pada input ke penguat FET untuk analisis ac. Untukanalisis dc,Penurunan nol volt di RG memungkinkan penggantian RG dengan arus hubung singkat,seperti muncul di jaringan Gambar 6.2 khusus digambar ulang untuk analisis dc.
Fakta bahwa terminal negatif baterai terhubung langsung ke potensial positif yang ditentukan
dari VGS jelas menunjukkan bahwa polaritas VGS secara langsung berlawanan dengan VGG.
Menerapkan hukum tegangan Kirchhoff searah jarum jam loop yang ditunjukkan pada
Gambar 6.2 akan menghasilkan
Karena VGG adalah suplai dc tetap, tegangan VGS ditetapkan besarnya, menghasilkan notasi
"konfigurasi bias tetap". Tingkat yang dihasilkan dari ID arus drain sekarang dikontrol oleh
persamaan Shockley:
Karena VGS adalah besaran tetap untuk konfigurasi ini, besarnya dan tandanya bisa hanyadiganti ke persamaan Shockley dan tingkat ID yang dihasilkan dihitung. Ini adalah salah satu
dari sedikit contoh di mana solusi matematika untuk konfigurasi FET cukup langsung.
Analisis grafis akan membutuhkan plot persamaan Shockley seperti yang ditunjukkan pada
Gambar. 6.3. Ingatlah bahwa memilih VGS VP / 2 akan menghasilkan arus drain IDSS / 4
saat memplot persamaan. Untuk analisis bab ini, tiga poin yang didefinisikan oleh IDSS, VP,
dan perpotongan yang baru saja dijelaskan akan cukup untuk memplot kurva.
Pada Gambar 6.4, level tetap VGS telah dilapiskan sebagai garis vertikal di VGS VGG. Dititik mana pun pada garis vertikal, level VGS adalah VGG — level ID hanya harus
ditentukan pada garis vertikal ini. Titik dimana kedua kurva tersebut
intersect adalah solusi umum untuk konfigurasi — biasanya disebut sebagai diam atau titikoperasi. Subskrip Q akan diterapkan untuk mengalirkan arus dan tegangan gerbang ke sumber
untuk mengidentifikasi levelnya pada titik-Q. Perhatikan pada Gambar 6.4 bahwa level diam
ID ditentukan dengan menggambar garis horizontal dari Q-point ke sumbu ID vertikal seperti
yang ditunjukkan pada Gambar 6.4. Penting untuk disadari bahwa setelah jaringan Gambar
6.1 dibangun dan beroperasi, level DC dari ID dan VGS yang akan diukur dengan meter dari
Gambar 6.5 adalah nilai diam yang ditentukan oleh Gambar 6.4.
Tegangan drain-to-source dari bagian keluaran dapat ditentukan dengan menerapkan Hukumtegangan Kirchhoff sebagai berikut:
Ingatlah bahwa tegangan subskrip tunggal mengacu pada tegangan pada suatu titiksehubungan dengan tanah. Untuk konfigurasi Gambar 6.2,
Menggunakan notasi subskrip ganda:
Fakta bahwa VD VDS dan VG VGS cukup jelas dari fakta bahwa VS 0 V, tetapi derivasi diatas dimasukkan untuk menekankan hubungan yang ada antara notasi subskrip ganda dan
satu subskrip. Karena konfigurasi memerlukan dua suplai dc, penggunaannya terbatas dan
tidak akan disertakan dalam mendatang daftar konfigurasi FET yang paling umum.
4. Example
Example 6.1
Tentukan berikut ini untuk jaringan Gambar 6.6. (a) VGSQ. (b) IDQ. (c) VDS. (d) VD. (e) VG. (f) VS.
Jawab :Pendekatan Matematika:
Pendekatan Grafis:
5. Problem
1. Problem 3
Tentukan VD untuk konfigurasi bias tetap pada Gambar 6.67.
Jawab :
Tentukan VD untuk konfigurasi bias tetap pada Gambar 6.71.
Jawab :
6. Multiple Choice1. Dibawah ini adalah tipe tipe dari transistor kecuali?
a. MOSFET
b. OSFET
c. JFET
d. PNP
e. NPN
2. Berdasarkan tipe coupling transistor dibedakan menjadi ?
a. MOSFET, JFET, dan FET
b. NPN, PNP, dan NNP
c. Direct, Undirect, Dan Transformer
d. Emitter, Collector, Dan Base
e. Direct, Capacitive Dan Transformer
7. Percobaan
- Prosedur Percobaan
Siapkan komponen yang dibutuhkan
Letakkan semua komponen sesuai foto di bawah
Selanjutnya, hubungkan semua komponen yang telah diletakkan
Setelah semua komponen tersusun dan terhubung
Jalankan simulasi rangkaiannya
- Foto Rangkaian Simulasi
- Prinsip KerjaCara kerja dari rangkaian bias tetap. Pertama, arus akan dialirkan dari Generator DC dan
Battery menuju Resistor yang mana terjadi penurunan tegangan yang melewatinya. Setelah
itu, arus akan disimpan di Capasitor sebagai medan listrik yang akan dialirkan menuju
transistor karena transistor tersebut memerlukan medan listrik sebagai inputnya. Terakhir,
arus tersebut akan dialirkan menuju Ground.
- Video Simulasi Rangkaian
8. Download
- Download File Rangkaian Simulasi disini
- Download Foto Rangkaian Simulasi disini
- Download Video Simulasi Rangkaian disini
- Download Semua Datasheet disini
Tidak ada komentar:
Posting Komentar